WPT =====

TI - Code key generator securing confidentiality in digital communication - includes operators having different algorithms in parallel to obtain n-bit output against 2n-bit input key and has random number generator against 2n-bit input key NoAbstract Dwg 1/6

AB - J04117038

PN - JP4117038 A 19920417 DW199222 H04L9/28 005pp

PR - JP19900232851 19900903

PA - (MITQ ) MITSUBISHI ELECTRIC CORP

MC - W01-A05A

DC - W01

===

IC - H04L9/02; H04L9/28 AN - 1992-179912[22]

PAJ ======

TI - CRYPTOGRAPHIC KEY GENERATOR

AB - PURPOSE: To prevent leakage of cryptography by activating plural arithmetic units with different algorithm to obtain an n-bit output with respect to an input key in 2n-bit in parallel, generating a random number on the one hand, selecting an n-bit output among outputs of the arithmetic units so as to use it as a cryptographic key.

- CONSTITUTION: A distribution circuit 13 distributes a 2n-bit input key into two sets of high-order and low-order n-bit strings and arithmetic circuits 14-a, 15-a, 14-b, 15-b convert two sets of n-bit strings in high and low orders outputted from the distribution circuit 13 into one set of n-bit string. Random number generating circuits 16-a, 16-b generate a random number with respect to the 2n-bit input key and selector circuits 17-a, 17-b select outputs of the arithmetic circuits 14-a, 15--a, 14-b, 15-b according to the random number outputted from the random number generating circuits 16-a, 16-b as a cryptographic key. Thus, the estimate and decoding of the cryptographic key by a 3rd party are made difficult and the leakage of cryptography is prevented.

PN - JP4117038 A 19920417

PD - 1992-04-17

ABD - 19920807

ABV - 016367


AP - JP19900232851 19900903

GR - E1245

PA - MITSUBISHI ELECTRIC CORP

IN - NAKAMURA TAKAHIKO

I - H04L9/28



<First Page Image>

# This Page Blank (uspto)

⑩日本国特許庁(JP)

⑩特許出願公開

#### 平4-117038 ⑫公開特許公報(A)

⑤Int. Cl. 5

庁内整理番号 識別記号

❸公開 平成 4年(1992) 4月17日

H 04 L 9/28

9/02 H 04 L 7117-5K

Α

審査請求 未請求 請求項の数 1 (全5頁)

暗号鍵生成装置 69発明の名称

> 願 平2-232851 ②特

願 平2(1990)9月3日 22出

彦 隆 @発 明 者 中村

神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社情

報電子研究所内

三菱電機株式会社 勿出 願 Υ

東京都千代田区丸の内2丁目2番3号

弁理士 宮園 紺 — 個代 理 人

1. 発明の名称 暗号键生成装置

# 2. 特許請求の範囲

2nビットの入力鍵に対して上位nビットと下 位nビットとの2組のnビットのビット列に分配 する分配回路と、この分配回路から出力された上 位nピットと下位nピットとの2組のnピットの ピット列に対して1組のnピットのピット列に変 換する演算を行うアルゴリズムの異なる複数個の 演算回路と、上記2nピットの入力鍵に対し乱数 を生成する乱数生成回路と、この乱数生成回路か ら出力された乱数に従って上記複数個の演算回路 の出力を選択し暗号鍵とするセレクタ回路とを傭 えたことを特徴とする暗号鍵生成装置。

# 3. 発明の詳細な説明

# (産業上の利用分野)

この発明はディジタル通信において通信情報の 秘密を守るための暗号鍵を生成する暗号鍵生成装 置に関するものである。

# (従来の技術)

第5図は例えば、電子情報通信学会論文誌Vol 70-DNa7(pp.1413~1423) の「高速 データ暗号アルゴリズムFEAL」に示された従 来の暗号鍵生成装置の構成を示すプロック図であ る。第5図において、1は64ピットの入力鍵が 入力される入力端子、2は64ピットの入力に対 し上位32ピットと下位32ピットに分配する分 配回路、3-a~3-dは64ピットの入力に対 し、一定のアルゴリズムに従って32ピットの出 力を計算する演算回路、4-a~4-cはEXO R回路(排他的論理和回路)、 5 - a ~ 5 - d は 演算回路 3 - a ~ 3 - d で計算された各暗号鍵を 出力する出力端子である。また、第6図は、演算 回路3-a~3-dの内部構成を示すプロック図 である。第6図において、6-a.6-bは32 ピットの入力が行われる入力端子、7-a,7b は32ビットの入力に対し、8ビットずつ4つ のプロックに分配する分配回路、 8 はEXOR回 路、9は3入力に対し2"を法として加算し、2

ピット・ローテード・シフトする加算シフト回路、 10は8ピット4プロックを32ピットシリアル に変換する選択回路、11は演算回路の出力端子 である。

次に動作について説明する。まず、入力端写子 2 から64ビットの入力鍵が入力に分配回路れた分配回路を行ったと下位32ビットに分配された上位32ビットとで分配された上位32ビットとで分配可路3-aに入力されたビットでありません。 の路3-aに入力されたビットで流り算を活力にはないのようである。 の路3-aに入力されたビットにおりで流りませる。 の路3-aに入力されたビットによる。 の路3-aに入力されたビットの路9で流りする。 とXOR回路8と加算シフトの路9で流りない、 選出のようにはないの方向にはある。 は流り回路3-cに対する。 は流り回下、 には出力させる。 とは、 を対している。 には、 ののようには、 ののようには、 ののようには、 ののように、 ののように、 ののように、 ののように、 ののように、 とに、 ののようには、 ののようには、 ののように、 のいまする。 とし、 のいまで、 のいな、 のいな、

(発明が解決しようとする課題)

数生成回路 1 6 - a . 1 6 - b と、この乱数生成回路 1 6 - a . 1 6 - b から出力された乱数に従って上記複数個の演算回路 1 4 - a . 1 5 - a . 1 4 - b . 1 5 - b の出力を選択し暗号鍵とするセレクタ回路 1 7 - a . 1 7 - b とを備えたものである。

### (作用)

分配回路13は、2 n ピットの入力鍵に対して上位 n ピットと下位 n ピットとの2組の n ピットののピット列に分配する。 演算回路14-a、15 - a、14-b、15-bは分配回路13から出の n ピットのピット列に対して1組の n ピットのピット列に対して1組の n ピットのピット列に変換する。 乱数生成回路16-a、16 - b は上記2 n ピットの入力鍵に対し乱数を生成する。セレクタ回路17-a、17-bは乱数に はって演算回路14-a、15-a、14-b、15-bの出力を選択し暗号鍵とする。

#### (実施例)

従来の暗号鍵生成装置は以上のように構成されているので、入力鍵が当該通信関係者以外の第三者に漏れると、その入力鍵に基づいて暗号鍵が容易に推定され、暗号が容易に解読されるという問題点があった。

この発明は上記のような問題点を解決するためになされたもので、第三者による暗号键の推定および暗号の解読を困難にし、暗号の漏洩を防止することができる暗号键生成装置を得ることを目的とする。

#### (課題を解決するための手段)

この発明に係る暗号鍵生成装置は、2 n ビットの入力鍵に対して上位 n ビットと下位 n ビットとの 2 組の n ビットのピット列に分配する分配回路 1 3 から出力された上位 n ビットと下位 n ビットとの 2 組の n ビットのビット列に対して 1 組の n ビットのビット列に変換する演算を行うアルゴリズムの異なる複数個の演算回路 1 4 - a . 15 - b と、上記 2 n ビットの人力鍵に対し乱数を生成する乱

第1図はこの発明の一実施例に係る暗号鍵生成 装置の構成を示すプロック図である。第1図にお いて、12は例えば64ビットの入力鍵が入力さ れる入力端子、13は64ビットの入力鍵に対し て上位32ビットと下位32ビットとの2組の巾 ビットのビット列に分配する分配回路、I4-a. 14-6は分配回路13から出力された上位32 ビットと下位32ビットとの2組の32ビットの ピット列(64ピット)の入力に対し一定のアル ゴリズムに従って1組の32ビットのビット列に 変換する演算を行う演算回路、15-a,15b は上記の演算回路 1 4 - a , 1 4 - b とは別の アルゴリズムによって、64ピットの入力鍵から 3 2 ピットのピット列に変換する演算を行う演算 回路 #である。16-a、16-bは64ピット の入力鍵に対し例えば1ピットの乱数を生成し出 力する乱数生成回路、17-aは演算回路14aの出力と演算回路15-aの出力から、乱数生 成回路16-aの出力に応じて一方を選択し、暗 号鍵を出力するセレクタ回路である。17-bも

セレクタ回路 1 7 - a と同様に、演算回路 1 4 - b . 1 5 - b の出力から乱数生成回路 1 6 - b の出力である乱数に応じて、一方を選択し、暗号鍵を出力するセレクタ回路、18-a . 18-b はそれぞれセレクタ回路 1 7 - a . 17-b で出力される暗号鍵を出力する出力端子である。なお、この第1図に示す回路は以下同様な構成で同様な程作をくり返す。

第2図(a)は第1図中の演算回路14-a.14-bの一構成例を示すブロック図である。第2図(a)、(b)において、19-a、19-b、19-c、19-dは演算回路の入力端子、20-a、20-bはEXOR回路、21-a、21-b、21-cは入力ビットに対しローテードシフトを行うシフト演算回路、22-a、22-b、22-cは3入力に対し加算操作とローテードシフト操作を行う加算シフト回路、23-a、23-bは演算回路の出力端子である。

第3図は第1図中の乱数生成回路16~a. 16~bの一構成例を示すプロック図であり、予 めフラグビットを決定しておき、そのフラグビットの内容によって第1図中のセレクク回路17a. 17-bの動作を決定する。

次にこの実施例の動作について説明する。第1 図において、まず、入力端子12から64ピット の入力鍵が入力され、分配回路13で上位32ビ ットと下位32ピットに分配される。分配された 入力鍵は演算回路14-aおよび演算回路15aに入力される。演算回路14-aにおいては、 第2図(a)に示すように人力端子19~a,19b から分配回路 1 3 の出力である 3 2 ビットのビ ット列がそれぞれ入力される。入力端子19-a から入力された32ビットのビット列は、シフト 演算回路21-aにおいて1ピット・ローテード ・シフトされ、EXOR回路20-aにおいてシ フト演算回路21-aの出力と入力端子19-b から入力された32ピットのピット列との排他的 論理和がとられ、加算シフト回路22-aに入力 される.

また、入力端子19-bから入力された32ピ

ットのピット列は、一方でシフト演算回路 2 1 - b に入力されて 1 ピット・ローテード・シフトし、加算シフト回路 2 2 - a に入力される。加算シフト回路 2 2 - a では 2 組の 3 2 ピットの入力ピット列に対して排他的論理和をとり、 それに 1 ピット・ローテード・シフト操作を行い、 2 3 2 を法として 1 を加算した結果の 3 2 ピットのピット列を出力端子 2 3 - a から出力する。

また、演算回路 1 5 - a においては、第 2 図(b) に示すように入力端子 1 9 - c 、 1 9 - d から分配回路 1 3 の出力である 3 2 ビットのビット列がそれぞれ入力される • 入力端子 1 9 - c 、 1 9 - d から入力された 2 組の 3 2 ビットの に入力されて 1 5 - c に入力される • もうー方で、入力端子 1 9 - c 、 1 9 - d から入力された 2 組の 3 2 ビットの c 、 1 9 - d から入力された 2 組の 3 2 ビットの

ピット列は、EXOR回路20-bに入力されて 排他的論理和がとられ、加算シフト回路22-c に入力される。

加算シフト回路22-cでは、2組の32ピットの入力ピット列に対して排他的論理和をとり、それに1ピット・ローテード・シフト操作を行い、2<sup>22</sup>を法として1を加算した結果の32ピットのピット列を出力端子23-bから出力する。

一方、入力鍵は第3図に示されているように組合わせ論理回路によって変換が施され、フラグビットの値によってセレクタ回路17-aが演算回路14-a.15-aの出力のいずれをとるかを選択し、出力端子18-aから演算結果を出力する。以下、第1図に示されている矢印に従って同様の操作をくり返し行い、暗号鍵を生成する。

なお、上記実施例では演算回路を 2 つ並列に並べて、それらの出力のうち一方を選択して暗号鍵としていたが、セレクタ回路で選択された暗号鍵を図示しない暗号文生成装置の 1 段目の暗号鍵とし、セレクタ回路で選択されなかった暗号鍵を、

#### 特開平4-117038 (4)

暗号文生成装置の2段目の暗号鍵としてもよい。 すなわち、第4図に示すように、乱数生成回路の 出力を反転させたものに応じて動作するセレクタ を付加すると上記の回路が構成される。なお、図 中23はインバータ回路であり、第1図と同一符 号のものは同一機能をあらわす。

#### (発明の効果)

以上のように本発明によれば、2nビットの入力健に対してnビットの出力を得るためのアルに動りズムの異なる複数個の演算装置をパラレルに動作させ、一方では乱数を発生させて上記演算に動きの出力のうちの1組のnビットの出力を選択状態の時間による暗号鍵が生成でき、これに続が困難になり、したがって暗号の漏漏を防止できるという効果が得られる。


#### 4. 図面の簡単な説明


第1図はこの発明の一実施例に係る暗号鍵生成

装置の構成を示すプロック図、第2図(a). (b) は第1図中の済算回路の一構成例を示すプロック図、第3図は第1図中の乱数生成回路の一構成例を示すプロック図、第4図は他の実施例に係る暗号鍵生成装置の構成を示すプロック図、第5図は従来の暗号鍵生成装置の構成を示すプロック図、第6図は第5図中の済算回路の内部構成を示すプロック図である。


13···分配回路、14-a,14-b, 15-a,15-b···演算回路、16-a, 16-b···乱数生成回路、17-a,17b···セレクタ回路。


代理人 弁理士 宮 園 純 一







第 3 図









# This Page Blank (uspto)